TSMC otimiza chips de 2 nm em 6% e repassa economia para clientes
Em seu perfil no X, antigo Twitter, um dos funcionários da TSMC, conhecido como Dr. Kim, mencionou sua equipe conseguiu aumentar os rendimentos dos chips 2 nm de teste em 6%. Como resultado, criaram “bilhões em economia” para os clientes da empresa.
Dr. Kim não revelou se a fundição melhorou os rendimentos dos chips de teste SRAM ou dos chips de teste lógicos. Considerando que a TSMC começará a oferecer seus serviços de wafer de teste para a tecnologia de 2nm em janeiro, é improvável que a empresa melhore os rendimentos para protótipos de chips atuais que serão substituídos por modelos de 2nm.
Imagem: TSMC.
Notícias relacionadas
TSMC planeja construir mais fábricas na Europa, diz autoridade de Taiwan
TSMC adia para janeiro a cerimônia de abertura de sua fábrica no Arizona [RUMOR]
Fundador da TSMC chegou a oferecer chefia da companhia para Jensen Huang, CEO da NVIDIA
Atualmente, a TSMC está preparada para iniciar a produção em massa de semicondutores usando seu processo de fabricação N2 (classe 2nm) na segunda metade do próximo ano. Por hora, a empresa está se esforçando para aprimorar a tecnologia em termos de redução de variabilidade e densidade de defeitos, melhorando assim os rendimentos.
Melhorar os rendimentos dos chips de teste SRAM e lógicos é muito importante, pois isso pode eventualmente se traduzir em economias significativas para os clientes, que pagam por wafers e, portanto, se beneficiam de rendimentos mais altos.
Desempenho esperado
Imagem: TSMC.
Os chips fabricados usando a tecnologia de fabricação N2 devem consumir 25% a 30% menos energia com a mesma contagem de transistores e frequência do que os chips feitos com o processo de fabricação N3E.
Eles também devem oferecer um aumento de desempenho de 10% a 15% com a mesma contagem de transistores e energia, e oferecer um aumento de 15% na densidade de transistores, mantendo velocidade e energia equivalentes em comparação com semicondutores feitos pelo processo N3E.
Como a TSMC deverá iniciar a produção em massa de chips com seu processo de fabricação N2 a partir da segunda metade de 2025, talvez só ao final de 2025, é possível que a maior fabricante de chips contratados do mundo consiga melhorar ainda mais os rendimentos.
Processo N2
Imagem: TSMC.
O N2 será o primeiro processo de fabricação da TSMC a usar transistores nanosheet de gate-all-around (GAA). O processo promete redução substancial de energia, aumento de desempenho e densidade de transistores.
Em particular, os transistores GAA nanosheet da TSMC não são apenas menores que os transistores FinFET de 3nm. Também permitem células bit SRAM de alta densidade menores, oferecendo melhor controle eletrostático e reduzindo vazamentos sem comprometer o desempenho.
O design resultante melhora o ajuste da tensão de limiar, garantindo operação confiável e permitindo a miniaturização adicional dos transistores lógicos e células SRAM.
O futuro da TMSC
Fábrica da TSMC em construção no Arizona. Imagem: TrickHunter/Wikimedia Commons.
A Taiwan Semiconductor Manufacturing Company é uma das maiores empresas de Taiwan, uma das mais valiosas companhias de semicondutores e a maior fábrica independente de semicondutores do mundo. Porém, atualmente, não deverá produzir chips de 2nm fora de seu país de origem devido à legislação local.
Já há uma unidade instalada no Arizona, EUA, que conseguiu alcançar a produção taiwanesa em testes, mas só entre 2029 e 2030 é que há previsão de produzir chips de 2nm em solo americano.
Fonte: Dr Kim e Tom’s Hardware.